Z80으로 간단한 컴퓨터 만들기 2



2. 구성부품

먼저 각 구성부품에 대해 간단히 소개한다.

 

2.1 Z80

Z80은 그림2에 나타낸바와 같이 40-pin으로 구성되어 중앙처리장치(CPU, Central Processing Unit)와 주변 레지스터로 구성된 CPU이다. Address Pin이 16개가 할당되어 총 64K Byte 메모리 공간을 사용할 수 있으며, 양방향성을 갖는 Data pin이 8개가 있다. 전원으로는 5VDC 단일 전원을 사용하고 클럭은 Chip의 사양에 따라 2MHz부터 10MHz까지 다양한 버전이 출시되어 있으며, 그 외 제어신호로 구성되어 있다. 제어 신호중에서 RD, WR는 메모리 혹은 IO에 데이터를 쓰거나 읽는다는 것을 표시하기 위한 신호이고, MREQ는 메모리에 있는 데이터에 접근하기 위한 신호, IORQ는 메모리 외의 IO 장치에 있는 데이터에 접근하기 위한 신호이다.

그림 2. Z-80 Diagram


RFSH 신호는 DRAM(Dynamic RAM)을 사용할 때 DRAM에 Refresh 신호를 주기 위한 신호인데, 우리는 사용하지 않을 것이다.

HALT 신호는 CPU가 동작을 멈췄다는 신호이고, WAIT 신호는 IO에서 데이터 처리시 발생하는 지연은 CPU에 알려주기 위한 신호이며, 우리는 사용하지 않는다.

INT와 NMI는 인터럽트와 Non-maskable 인터럽트를 CPU에 알려주기 위한 신호이며 우리는 사용하지 않는다.

BUSRQ신호는 어드레스 핀과 데이터 핀을 CPU에서 사용하지 못하도록 하는 신호인데 우리는 여기서 RAM에 데이터를 직접 써넣기 위해 프로그램을 하는 과정에서는 LOW로 만들어줄 것이고, BUSACK는 BUSRQ 신호에 대한 응답신호이다. BUSACK 신호를 이용하여 버퍼를 제어하여 어드레스와 데이터 핀을 우리가 직접제어 할 것이다.

Z80의 Package Type으로는 40-pin DIP(Dual-in-Line), 44-pin QFP(Quad Flat Pack) 등이 있는데 우리는 만능기판에 조립을 할 것이기 때문에 40-pin DIP type을 사용한다.

그림 3. DIP-40 Package


2.2 SRAM

프로그램이나 데이터를 저장하기 위해 CPU는 항상 RAM을 필요로 한다. RAM에는 DRAM과 SRAM(Static RAM)이라는 것이 있는데, DRAM은 전원이 공급되지 않으면 모든 데이터가 지워지며, 전원이 공급되고 있더라도 시간이 지남에 따라 데이터가 소실되기 때문에 일정 주기로 Refrash 시켜줘야 하는 반면 작은 면적에 많은 메모리 소자를 구현할 수 있기 때문에 고집적화에 유리한 메모리 소자이다. SRAM은 전원이 공급되고 있는 동안에는 데이터가 소실되지 않고 유지하고 있으며, 전원이 끊어져도 아주 적은 전류만 공급되면 데이터를 장시간 유지할 수 있는 특성이 있으나 면적을 많이 차지하고, 속도가 느려서 특정 용도로만 사용된다. 여기서는 고속이나 고집적 회로가 필요하지 않기 때문에 우리는 SRAM을 사용한다. 시장에는 다양한 SRAM을 구매할 수 있으나 우리는 32K Byte 용량의 SRAM을 선택하여 사용한다.

Chiplus 사의 CS18LV02565를 선정하였다. SRAM의 pin diagram은 그림과 같고, package는 역시 28-pin DIP type을 사용한다. SRAM의 VCC는 사용할 때는 5V를 공급하고, 사용하지 않을 때는 1.5V 이상의 건전지를 연결하면 아주 미세한 전류(약 1uA)를 사용하여 데이터를 유지할 수 있다.

그림 4. SRAM

2.3 Latch

Latch는 데이터를 홀드하기 위해 사용하는 소자이다. Latch는 Flip-Flop(F/F)이라고 하는 소자와 혼용하여 쓰는 용어인데, F/F의 종류 중에서 D-F/F은 클럭 신호가 Low에서 High로 올라가는 순간의 데이터를 HOLD하는 소자이고 우리가 사용하는 Latch는 74363이라는 TTL(Transistor Transostor Logic) 소자로 그림5에 나타낸 신호에서 E pin에 HIGH가 유지되는 동안에는 Dn pin으로 입력되는 신호가 Qn pin으로 출력되고, E pin의 신호가 LOW가 되면 Dn pin으로 입력되는 신호와 상관없이 Qn의 신호가 유지되는 특성을 갖는다.


그림 5. 74363

2.4 Buffer

버퍼는 신호라인에 여러신호가 함께 묶여 있을 때 어떤 신호원에서 신호를 신호 라인에 출력할 것인지 신호를 제어하기 위해 사용하는 소자이며 그림 6과 같이 신호원 4개가 1개의 신호선을 공통으로 사용하고자 할 때 공통의 신호선에 어떤 신호원의 신호가 흐르게 할 것인지를 제어할 때 사용한다. 우리는 흔히 이 공통의 신호선을 bus라고 부르며 제어신호 A가 LOW가 입력되면 신호원A의 신호가 버스에 흐르게 되고, 제어신호 B가 LOW가 되면 신호원 B의 신호가 버스에 흐르게 된다. 제어신호는 각각 다른 시간에 LOW가 되어야 하며 동시에 여러개의 제어신호가 LOW가 되면 버스에 여러개의 신호가 혼합되어 에러를 유발 할 수 있으므로 서로 시간이 다르게 제어하야야 한다. 그림에서 보여준 버퍼는 한쪽 방향만을 설명하였는데 신호의 목적지를 정하기 위해 양방향 버퍼를 사용할 수도 있고, 이러면 신호가 버스에 출발지와 목적지가 각각 다르게 실릴 수 있으므로 이 신호를 버스라고 명칭을 하게 된 것 같다.

그림 6. Buffer의 사용


본 문서에서는 단방향 버퍼만 사용하며, 단방향 버퍼로 사용할 수 있는 소자는 74244가 있다. 74244의 pin diagram은 그림 7에 나타내었다. 그림에서 보면 내부에 8개의 버퍼가 있고, 1G와 2G에 의해서 제어가 가능하며, 각 G 신호에 LOW가 입력되면 An으로 입력된 신호가 Yn으로 출력되고 G 신호에 HIGH가 입력되면 Yn pin은 회로에서 끊어진 것과 마찬가지인 상태인 High Impedance 상태가 된다. 보통의 논리소자는 High 또는 Low 상태의 2가지 상태를 가지는데 여기서 설명하는 버퍼는 High, Low 또는 High Impedance 상태가 되므로 이를 tri-state buffer라고 부르기도 한다. High impedance 상태에서는 버스에 흐르는 신호가 LOW인지 HIGH인지 확실하지 않기 때문에 이 신호를 확실하게 하기 위해 대개 버스 신호는 pull-up 저항을 연결해서 HIGH 상태로 유지하게 한다. pull-up은 신호와 전원선 사이를 저항으로 연결하는 것을 말한다.


그림 7. 74244

2.5 기타 논리 소자

앞에서 설명한 버퍼를 제어하기 위해서는 CPU의 신호와 여러 제어신호를 제어하여 버퍼에 제어신호를 보내기 위해 논리 소자가 필요하며 여기서는 3-input NOR gate와 신호를 반대로 뒤집어 주는 NOT Gate를 사용한다. 논리 소자를 설명하기 위해 논리 신호 상태가 HIGH일 때 1이라고 표시하고, LOW 일 때를 표시하면 3-input NOR gate의 symbol은 그림 8의 왼편같이 표현되고, 입력 A,B,C에 모두 0이 입력되어야만 출력 Y에 1이 출력되고, 그 이외에는 모두 0이 출력된다. 그림 8의 우측은 우리가 사용할 3-input NOR gate 소자인 7427의 pin diagram을 나타내었다. 7427에는 그림에서와 같이 NOR 3개가 14pin의 소자를 구성하고 있다.


그림 8. 3-input nor 소자 7427

그리고 신호를 반전시켜 주는 NOT gate는 7404를 사용하는데 7404의 구조는 그림 9와 같다.


그림 9. 7404

2.6 기타 전자 부품

앞에서 언급한 부품들 외에는 신호선에 흐르는 전류를 제한하기 위한 저항, 스위치 그리고, 데이터의 상태를 가시적으로 보여줄 LED(Light Emitting Diode)등이 사용된다.

댓글

댓글 쓰기

이 블로그의 인기 게시물

이미지
 FPGA 실습(5) 5. Manchester Code  맨체스터 코드는 앞절에서 설명한 SDLC의 NRZ 모드에서 별도의 클럭을 사용하지 않고 데이터에서 클럭을 추출하기 위해 사용하며, 멘체스터 코드의 코딩 방식은 다음 그림과 같다. 5.1. 송신부(Encoder) 송신부는 앞의 그림에서 살펴본 바와 같이 CLK과 NRZ를 XOR을 취해서 출력하면 된다. 그런데 CLK과 NRZ를 XOR을 취하면 서로의 위상차로 인해 glitch가 발생할 수 있으므로 전송 속도보다 아주 빠른 클럭으로 래치해서 출력하는 것이 좋다. 5.2. 수신부(Decoder) 수신부는 입력되는 맨체스터 코드로부터 데이터와 클럭을 추출하여 출력하여야 한다. 먼저 전송속도보다 아주 빠른 클럭을 이용하여 전송속도에 맞는 클럭을 생성하기 위한 카운터를 구동하여 기본적인 클럭을 생성한다. 예를 들어 전송 속도가 1Mbps인데 회로에서 사용하는 클럭이 128MHz 클럭이라고 한다면 카운터 값이 63이 된뒤 다시 0으로 돌아가도록 구성하여 카운 터값이 0일 때 반전이 일어나도록 하여 1MHz의 클럭을 생성한다. 그리고 입력되는 데이터를 전송속도 보다 아주 빠른 클럭(예: 128MHz)으로 래치를 해서 rising edge와 falling edge를 검출하고 rinsing edge나 falling edge에서 앞에서 언급한 카운터를 0으로 셋팅하여 주기를 맞춘다. 그리고 클럭 주기의 1/2되는 지점에서 sample 클럭을 생성하여 sample 클럭에서 입력되는 데이터를 래치하여 이전데이터와 비교한다. sample 데이터가 b’01이면 1로 디코딩하고 데이터가 b’10이면 0으로 디코딩하며 출력 클럭을 반전시킨다. 만일 데이터가 b’00이거나 b’11이면 디코딩하지 않으며 출력 클럭을 그대로 유지 한다. 이렇게 하면 입력되는 데이터로부터 데이터와 클럭을 추출하여 NRZ 데이터를 출력할 수 있다. 다음 그림은 Loopback되는 맨체스터코드로부터 NRZ 데이터와 출력 클럭을 시험 한 결과이다...
자세한 내용 보기
이미지
 FPGA 실습(4) 4. SDLC 구현 SDLC(Synchronous Data Link Control)를 구현하여 본다 SDLC를 구현하기 위해 SDLC의 프레임의 구조를 먼저 살펴보고 SDLC 프로토콜을 구현하기 위한 IP를 제작하는 과정과 통합하여 시험하는 과정을 기술한다. 4.1 SDLC 프로토콜 개요 4.1.1 SDLC 프레임 - Flag : b’0111110의 값으로 구성되면 프레임의 시작과 끝을 나타낸다. 데이터가 없는 구간은 All High로 구성되거나 b’01111111이 반복될 수 있다. - 규격 확인이 필요한 부분임. HW 구현 관점에서는 b’01111111이 반복되는 구조가 구현을 간단히 할 수 있다. 또한 Flag이외에 필드에 b’01111110 값이 들어가면 프레임 오류가 발생할 수 있기 때문에 송신측에서는 1이 5번 반복되면 ‘0’을 하나 삽입한다. 이를 bit stuffing이라고 하며, 수신측에서는 Flag이외의 필드에서 1이 5번 반복되는 것을 발견하면 뒤에 따라오는 ‘0’을 제거하고 데이터를 처리하여야 한다. - Address/Control 부분은 당초 SDLC 규격을 만들 때 각종 토폴로지와 통신 프로토콜을 정의하기 위해 삽입된 부분으로 생각되며 우리가 흔히 사용하는 Point-to-point의 토폴로지에서는 Source Address(1byte), Destination Address(1 byte), Message ID(1byte), Data Length(2 byte)등으로 흔히 구성되며, 이는 프로토콜 정의할 때 결정하면 된다. - Data : 데이터는 사용자가 전송하고자 하는 데이터를 바이트 크기단위로 전송하는 구간이다. 데이터의 크기는 control 필드에 송수신 프로토콜을 정의하는 부분에서 정의하여야 한다.(Link 계층의 SW에서 필요한 정보 임) - FCS : Foward Control Sequence는 전송된 프레임의 오류 여부를 판별하기 위한 것으로 흔히 CCITT CRC-16을 사용하는 것으로 표시한다...
자세한 내용 보기
이미지
 FPGA실습(2) 2. UART 구현 이전 글에 이어서 이번에는 UART를 구현하여 DMA를 통해 데이터를 전송하고 수신하는 부분에 대해 다룬다. 2.1 요구사항 - AXIS Stream FIFO와 연동되는 UART 구성 - UART 회로에 공급되는 클럭에 따라 BAUD Rate 결정 2.2 UART 개요 위키백과에 나오는 UART의 소개자료는 다음과 같다. UART(범용 비동기화 송수신기: Universal asynchronous receiver/transmitter)는 병렬 데이터의 형태를 직렬 방식으로 전환하여 데이터를 전송하는 컴퓨터 하드웨어의 일종이다. UART는 일반적으로 EIA RS-232, RS-422, RS-485와 같은 통신 표준과 함께 사용한다. UART의 U는 범용을 가리키는데 이는 자료 형태나 전송 속도를 직접 구성할 수 있고 실제 전기 신호 수준과 방식(이를테면 차분 신호)이 일반적으로 UART 바깥의 특정한 드라이버 회로를 통해 관리를 받는다는 뜻이다. 즉 동기 신호는 전달하지 않고 약정된 통신 속도로 8비트의 데이터를 직렬로 전송한다는 뜻이고 실제 PC 등과 통신을 수행하기 위해서는 선로 인터페이스 소자가 따로 있어야 한다. 여기서 설계한 것은 Zynq에서 선로 인터페이스 소자로 출력하는 송신신호, 선로 인터페이스 소자로부터 수신하는 수신 신호를 생성하거나 수신하여 데이터를 처리하는 과정을 설계하고 시험하는 것이다. UART의 코딩 규격은 다음과 같다. STOP 앞에 패리티 비트를 추가하기도 하는데 여기서는 패리티 비트를 사용하지 않는 UART를 사용한다. 2.3 AXI4 Stream Bus AXI4 Stream Bus의 프로토콜은 다음 그림과 같다. 즉 VALID 신호를 송신측에서 전달하면 수신 측에서 READY 신호를 출력하여 데이터를 수신하는 방식으로 데이터를 전달 받는다. 그리고 데이터의 마지막임을 알리는 TLAST 신호는 마지막 워드(32 bit의 데이터)일 때 HIGH가 되고 그 외에는 LOW를 유지한다. 또한 ...
자세한 내용 보기