Z-80으로 간단한 컴퓨터 만들기 7

 5.4. 메모리 쓰기 시험

프로그램 수행시 메모리에 데이터가 잘 써지는지 확인하기 위한 시험을 수행하고, 그 결과를 확인한다. 프로그램은 앞에 작성한 것에서 레지스터 A에 있는 데이터를 메모리의 임의의 어드레스에 쓰도록 다음 한 출을 추가하여 작성한다. 

LOOP     IN A, (0)         : 0번 입력장치에서 데이터를 가져와 reg A에 넣는다. 

    OUT (0), A : reg A의 데이터를 0번 출력장치로 출력한다.

    LD (0010), A : reg A의 데이터를 메모리 어드레스 0010에 써 넣는다.

    JP LOOP         : LOOP 로 Jump. 무한 루프 수행

위의 프로그램을 Machine Language로 변환하면 다음과 같다.

LOOP     IN A, (0)         0000     DB 00

    OUT (0), A 0002     D3 00

    LD (0010), A 0004     32 10 00

    JP LOOP         0007     C3 00 00

        000A

위의 프로그램을 5.3 절에 나타낸 절차에 따라 메모리에 입력하고 프로그램을 수행한다. 메모리 주소를 h’0010으로 했는데 실제 프로그램에서는 h’1000으로 입력한다. 이것은 Z80에서 LSB(Least Significant Byte)부터 입력을 받기 때문에 거꾸로 입력하는 것이다. 이제 BUSRQ 스위치를 on 시켜서 프로그램을 중단시키고 Address 스위치를 h’0010으로 만들어 메모리의 데이터를 확인하여 보자. 마지막으로 입력시킨 데이터 값과 같으면 메모리에 정상적으로 write한 것임을 확인할 수 있다. 메모리 주소를 바꾸어 가면서 여러번 시험을 수행하여 메모리에 데이터 써넣는 것이 정상적으로 수행되는지 확인하여 본다.


5.5. 응용 프로그램 시험

이제 응용프로그램을 작성하여 실행하여보자. 우리가 제작한 보드는 입출력장치가 아주 단순하기 때문에 응용프로그램이 아주 제한적이다. 그래서 여기서는 LED를 bit0부터 bit7까지 순차적으로 on/off 시키는 응용프로그램을 작성하여 본다. 그런데 단순히 LED를 on/off 시키는 프로그램을 작성하여 실행시키면 on/off하는 시간이 너무 빨라서 LED 8개가 모두 켜져 있는 것처럼 보일 것이다. 따라서 on/off 하는 시간 간격을 아주 느리게 하여야 한다. 그래서 시간을 지연시키기 위한 Delay subroutine을 만들고 subroutine을 call 하는 프로그램을 작성하여야 한다. 먼저 subroutine을 살펴보자.

DLY     PUSH AF         : 레지스터 A와 F의 데이터를 Stack으로 옮긴다.

    PUSH BC         : 레지스터 B와 C의 데이터를 Stack으로 옮긴다.

    LD B, #ff                 : 레지스터 B에 h’ff를 넣는다.

DLY1     LD C, #ff                 : 레지스터 C에 h’ff를 넣는다.

DLY2     DEC C         : 레지스터 C 값을 1 감소 시킨다.

    JP NZ, DLY2         : Zero Flag가 0이 아니면 DLY2로 Jump 한다.

    DEC B         : 레지스터 B의 값을 1 감소시킨다.

    JP NZ, DLY1         : Zero Flag가 0이 아니면 DLY1로 Jump 한다.

    POP BC         : Stack에 있는 레지스터 B,C의 값으로 B,C를 복원한다.

    POP AF         : Stack에 있는 레지스터 A,F의 값으로 A,F를 복원한다.

    RET         : 원래의 프로그램으로 돌아간다.

Stack에 데이터를 다시 가져 올 때는 Stack에 데이터를 옮긴 순서의 역순으로 가져 와야 한다. 위 프로그램을 Machine Language로 변환하면 다음과 같다. subroutine은 주소 h’00E8에 써 넣을 것이다.

DLY     PUSH AF         : 00E8 F5 ;11

    PUSH BC         : 00E9 C5 ;11

    LD B, #ff                 : 00EA 06 FF ; 7

DLY1     LD C, #ff                 : 00EC 0E FF ; 7

DLY2     DEC C         : 00EE 0D ; 4

    JP NZ, DLY2         : 00EF C2 EE 00 ;10

    DEC B         : 00F2 05 ; 4

    JP NZ, DLY1         : 00F3 C2 EC 00 ;10

    POP BC         : 00F6 C1 ;10

    POP AF         : 00F7 F1 ;10

    RET         : 00F8 C9 ;10

위 프로그램의 맨 뒤 칸에는 각각의 명령어를 수행하는데 필요한 클럭수를 표기하였다. 이를 기반으로 이 프로그램을 수행하는데 필요한 총 클럭수를 계산하여 보면

11+11+7+(7+(4+10)*256+4+10)*256+10+10+10=922939 이다. 따라서 0.5usec*922939≃0.46 이므로 약 0,46초의 지연이 발생한다.

메인 프로그램은 다음과 같다.

    LD SP, #7FFF         : Stack Pointer에 h’7FFF를 써 넣는다,

    LD A, #01         : 레지스터 A에 h’01을 써 넣는다.

LOOP    OUT (00), A         : 레지스터 A 값을 출력한다.

    CALL DLY         : DLY Subroutine을 call 한다.

    RLCA         : 레지스터 A 값을 왼쪽으로 circular rotate 시킨다. 

    JP LOOP                 : LOOP로 Jump한다. 무한 루프

여기서 circular rotate는 레지스터 값을 한비트 왼쪽으로 shift 시키고 최상위 비트를 최하위 비트로 넣는 것을 의미한다. 위 프로그램을 Machine Language로 변환하면 다음과 같다.

    LD SP, #7FFF         : 0000 31 FF 7F

    LD A, #01         : 0003 3E 01

LOOP     OUT (00), A         : 0005 D3 00

    CALL DLY         : 0007 CD E8 00

    RLCA         : 000A 07

    JP LOOP                 : 000B C3 05 00

위 프로그램을 모두 입력하고 수행시키면 LED의 최하위 비트가 On되었다가 순차적으로 왼쪽 LED로 약 0.46초 간격으로 옮아가면서 점등되는 것을 확인할 수 있다. 위의 프로그램의 A번지 값을 h’0F로 변경하면 오른쪽으로 돌아가는 것을 확인할 수 있다. 그리고 이 프로그램에서 맨 처음에 있는 명령어는 SP에 h’7FFF를 써 넣는 것인데 이것은 우리가 갖고 있는 메모리의 맨 뒤 어드레스가 h’7FFF이기 때문에 h’7FFF로 써 넣은 것이고, 메모리가 있는 어드레스를 아무것이나 써 넣어도 된다. 그런데 SP는 Stack에 데이터가 저장(Push)될 때마다 1씩 감소 되고, 데이터를 가져올(Pop) 때마다 1씩 증가하기 때문에 프로그램 영역과는 멀리 띄어 놓는 것이 좋다.

이제 LED를 왼쪽 방향으로 순차적으로 켜지다가 다 켜지면 순차적으로 꺼지다가 최상위 비트만 남으면 다시 오른쪽으로 순차적으로 켜지고, 다 켜지면 오른쪽으로 순차적으로 꺼지는 것을 반복하는 프로그램을 작성하여 보자. 프로그램은 다음과 같다.

MAIN     LD SP, #7FFF     : Stack Pointer에 h’7FFF를 써 넣는다,

    LD A, #01     : 레지스터 A에 h’01을 써넣는다.

LP1     OUT (00), A     : 레지스터 A를 출력한다.

    SLA A     : 레지스터 A를 왼쪽으로 shift 한다.

    ADD A, #01     : 레지스터 A에 1을 더한다.

    CP #FF     : 레지스터 A와 h’FF와 비교한다(A-h’FF)

    JP Z LP2             : 같으면 LP2으로 Jump 한다.

    CALL DLY     : DLY subroutine을 호출한다.

    JP LP1     : LP1으로 Jump 한다.

LP2     OUT (00), A     : 레지스터 A를 출력한다.

    SLA A     : 레지스터 A를 왼쪽으로 shift 한다.

    CP #80     : 레지스터 A와 h’80와 비교한다

    JP Z LP3             : 같으면 LP3으로 Jump 한다.

    CALL DLY     : DLY subroutine을 호출한다.

    JP LP2     : LP2으로 Jump 한다.

LP3     OUT (00), A     : 레지스터 A를 출력한다.

    SRA A     : 레지스터 A를 왼쪽으로 shift 한다. 

    CP #FF     : 레지스터 A와 h’FF와 비교한다

    JP Z LP4             : 같으면 LP4으로 Jump 한다.

    CALL DLY     : DLY subroutine을 호출한다.

    JP LP3     : LP3으로 Jump 한다.

LP4     OUT (00), A     : 레지스터 A를 출력한다.

    SRL A     : 레지스터 A를 왼쪽으로 shift 한다. 

    CP #01     : 레지스터 A와 h’01와 비교한다

    JP Z LP1             : 같으면 LP1으로 Jump 한다.

    CALL DLY     : DLY subroutine을 호출한다.

    JP LP4     : LP4으로 Jump 한다.

위 프로그램을 Machine Language로 변환하면 다음과 같다.

MAIN     LD SP, #7FFF     : 0000 31 FF 7F

    LD A, #01     : 0003 3E 01

LP1     OUT (00), A     : 0005 D3 00

    SLA A     : 0007 CB 27

    ADD A, #01     : 0009 C6 01

    CP #FF     : 000B FE FF

    JP Z LP2             : 000D CA 16 00

    CALL DLY     : 0010 CD E8 00

    JP LP1     : 0013 C3 05 00

LP2     OUT (00), A     : 0016 D3 00

    SLA A     : 0018 CB 27

    CP #80     : 001A FE 80

    JP Z LP3             : 001B CA 24 00

    CALL DLY     : 001E CD E8 00

    JP LP2     : 0021 C3 16 00

LP3     OUT (00), A     : 0024 D3 00

    SRA A     : 0026 CB 2F

    CP #FF     : 0028 FE FF

    JP Z LP4             : 002A CA 33 00

    CALL DLY     : 002D CD E8 00

    JP LP3     : 0030 C3 24 00

LP4     OUT (00), A     : 0033 D3 00

    SRL A     : 0035 CB 3F

    CP #01     : 0038 FE 01

    JP Z LP1             : 003S CA 05 00

    CALL DLY     : 003B CD E8 00

    JP LP4     : 003E C3 33 00


댓글

댓글 쓰기

이 블로그의 인기 게시물

이미지
 FPGA 실습(5) 5. Manchester Code  맨체스터 코드는 앞절에서 설명한 SDLC의 NRZ 모드에서 별도의 클럭을 사용하지 않고 데이터에서 클럭을 추출하기 위해 사용하며, 멘체스터 코드의 코딩 방식은 다음 그림과 같다. 5.1. 송신부(Encoder) 송신부는 앞의 그림에서 살펴본 바와 같이 CLK과 NRZ를 XOR을 취해서 출력하면 된다. 그런데 CLK과 NRZ를 XOR을 취하면 서로의 위상차로 인해 glitch가 발생할 수 있으므로 전송 속도보다 아주 빠른 클럭으로 래치해서 출력하는 것이 좋다. 5.2. 수신부(Decoder) 수신부는 입력되는 맨체스터 코드로부터 데이터와 클럭을 추출하여 출력하여야 한다. 먼저 전송속도보다 아주 빠른 클럭을 이용하여 전송속도에 맞는 클럭을 생성하기 위한 카운터를 구동하여 기본적인 클럭을 생성한다. 예를 들어 전송 속도가 1Mbps인데 회로에서 사용하는 클럭이 128MHz 클럭이라고 한다면 카운터 값이 63이 된뒤 다시 0으로 돌아가도록 구성하여 카운 터값이 0일 때 반전이 일어나도록 하여 1MHz의 클럭을 생성한다. 그리고 입력되는 데이터를 전송속도 보다 아주 빠른 클럭(예: 128MHz)으로 래치를 해서 rising edge와 falling edge를 검출하고 rinsing edge나 falling edge에서 앞에서 언급한 카운터를 0으로 셋팅하여 주기를 맞춘다. 그리고 클럭 주기의 1/2되는 지점에서 sample 클럭을 생성하여 sample 클럭에서 입력되는 데이터를 래치하여 이전데이터와 비교한다. sample 데이터가 b’01이면 1로 디코딩하고 데이터가 b’10이면 0으로 디코딩하며 출력 클럭을 반전시킨다. 만일 데이터가 b’00이거나 b’11이면 디코딩하지 않으며 출력 클럭을 그대로 유지 한다. 이렇게 하면 입력되는 데이터로부터 데이터와 클럭을 추출하여 NRZ 데이터를 출력할 수 있다. 다음 그림은 Loopback되는 맨체스터코드로부터 NRZ 데이터와 출력 클럭을 시험 한 결과이다...
자세한 내용 보기
이미지
 FPGA 실습(4) 4. SDLC 구현 SDLC(Synchronous Data Link Control)를 구현하여 본다 SDLC를 구현하기 위해 SDLC의 프레임의 구조를 먼저 살펴보고 SDLC 프로토콜을 구현하기 위한 IP를 제작하는 과정과 통합하여 시험하는 과정을 기술한다. 4.1 SDLC 프로토콜 개요 4.1.1 SDLC 프레임 - Flag : b’0111110의 값으로 구성되면 프레임의 시작과 끝을 나타낸다. 데이터가 없는 구간은 All High로 구성되거나 b’01111111이 반복될 수 있다. - 규격 확인이 필요한 부분임. HW 구현 관점에서는 b’01111111이 반복되는 구조가 구현을 간단히 할 수 있다. 또한 Flag이외에 필드에 b’01111110 값이 들어가면 프레임 오류가 발생할 수 있기 때문에 송신측에서는 1이 5번 반복되면 ‘0’을 하나 삽입한다. 이를 bit stuffing이라고 하며, 수신측에서는 Flag이외의 필드에서 1이 5번 반복되는 것을 발견하면 뒤에 따라오는 ‘0’을 제거하고 데이터를 처리하여야 한다. - Address/Control 부분은 당초 SDLC 규격을 만들 때 각종 토폴로지와 통신 프로토콜을 정의하기 위해 삽입된 부분으로 생각되며 우리가 흔히 사용하는 Point-to-point의 토폴로지에서는 Source Address(1byte), Destination Address(1 byte), Message ID(1byte), Data Length(2 byte)등으로 흔히 구성되며, 이는 프로토콜 정의할 때 결정하면 된다. - Data : 데이터는 사용자가 전송하고자 하는 데이터를 바이트 크기단위로 전송하는 구간이다. 데이터의 크기는 control 필드에 송수신 프로토콜을 정의하는 부분에서 정의하여야 한다.(Link 계층의 SW에서 필요한 정보 임) - FCS : Foward Control Sequence는 전송된 프레임의 오류 여부를 판별하기 위한 것으로 흔히 CCITT CRC-16을 사용하는 것으로 표시한다...
자세한 내용 보기
이미지
 FPGA실습(2) 2. UART 구현 이전 글에 이어서 이번에는 UART를 구현하여 DMA를 통해 데이터를 전송하고 수신하는 부분에 대해 다룬다. 2.1 요구사항 - AXIS Stream FIFO와 연동되는 UART 구성 - UART 회로에 공급되는 클럭에 따라 BAUD Rate 결정 2.2 UART 개요 위키백과에 나오는 UART의 소개자료는 다음과 같다. UART(범용 비동기화 송수신기: Universal asynchronous receiver/transmitter)는 병렬 데이터의 형태를 직렬 방식으로 전환하여 데이터를 전송하는 컴퓨터 하드웨어의 일종이다. UART는 일반적으로 EIA RS-232, RS-422, RS-485와 같은 통신 표준과 함께 사용한다. UART의 U는 범용을 가리키는데 이는 자료 형태나 전송 속도를 직접 구성할 수 있고 실제 전기 신호 수준과 방식(이를테면 차분 신호)이 일반적으로 UART 바깥의 특정한 드라이버 회로를 통해 관리를 받는다는 뜻이다. 즉 동기 신호는 전달하지 않고 약정된 통신 속도로 8비트의 데이터를 직렬로 전송한다는 뜻이고 실제 PC 등과 통신을 수행하기 위해서는 선로 인터페이스 소자가 따로 있어야 한다. 여기서 설계한 것은 Zynq에서 선로 인터페이스 소자로 출력하는 송신신호, 선로 인터페이스 소자로부터 수신하는 수신 신호를 생성하거나 수신하여 데이터를 처리하는 과정을 설계하고 시험하는 것이다. UART의 코딩 규격은 다음과 같다. STOP 앞에 패리티 비트를 추가하기도 하는데 여기서는 패리티 비트를 사용하지 않는 UART를 사용한다. 2.3 AXI4 Stream Bus AXI4 Stream Bus의 프로토콜은 다음 그림과 같다. 즉 VALID 신호를 송신측에서 전달하면 수신 측에서 READY 신호를 출력하여 데이터를 수신하는 방식으로 데이터를 전달 받는다. 그리고 데이터의 마지막임을 알리는 TLAST 신호는 마지막 워드(32 bit의 데이터)일 때 HIGH가 되고 그 외에는 LOW를 유지한다. 또한 ...
자세한 내용 보기